IEEE Std 1800-2012
Стандарт IEEE для SystemVerilog — унифицированный язык проектирования, спецификации и проверки оборудования.

Стандартный №

IEEE Std 1800-2012

Дата публикации

2013

Разместил

Institute of Electrical and Electronics Engineers (IEEE)

состояние

быть заменен 2018-02

быть заменен

IEEE Std 1800-2017

Последняя версия

IEEE Std 1800-2017

сфера применения

Приведено определение синтаксиса и семантики языка для SystemVerilog, который представляет собой унифицированный язык проектирования, спецификации и проверки аппаратного обеспечения. Этот стандарт включает поддержку моделирования аппаратного обеспечения на поведенческом уровне, уровне передачи регистров (RTL) и абстракции на уровне шлюза. уровней, а также для написания тестовых стендов с использованием покрытия, утверждений, объектно-ориентированного программирования и ограниченного...

IEEE Std 1800-2012 История

• 2018 IEEE Std 1800-2017 Стандарт IEEE для SystemVerilog — унифицированный язык проектирования, спецификации и проверки оборудования.
• 2013 IEEE Std 1800-2012 Стандарт IEEE для SystemVerilog — унифицированный язык проектирования, спецификации и проверки оборудования.
• 2009 IEEE Std 1800-2009 Стандарт IEEE для SystemVerilog — унифицированный язык проектирования, спецификации и проверки оборудования — Redline
• 2005 IEEE Std 1800-2005 Стандарт IEEE для SystemVerilog: унифицированный язык проектирования, спецификации и проверки оборудования